IT之家 7 月 1 日讯—— 继率先实现第六代高带宽内存（HBM4）量产之后，消息三星电子在第七代产品 HBM4E 及下一代 DRAM 的称星研发领域取得突破性进展。据 X 平台博主 @jukan05 报道，良率三星电子首席技术官（CTO）兼半导体研发中心社长 Song Jai Hyuk 在近期内部高管简报会上透露，突破HBM4E 可靠性测试良率已突破 70%，第代同时其下一代 10 纳米级第七代（D1d）DRAM 工艺相比竞争对手已确立优势地位。内存

HBM4E 良率突破 70%，进入阶段研发进入稳定轨道

Song Jai Hyuk 在 6 月 30 日举行的稳定设备解决方案（DS）部门内部高管会议上明确表示：“HBM4E 的可靠性测试良率已提升至 70% 以上。”

在半导体行业共识中，消息良率达到 80% 或更高通常被视为进入“成熟良率”阶段，称星标志着工艺稳定性得到充分验证。良率鉴于 HBM4E 目前仍处于可靠性测试阶段，突破突破 70% 的第代良率门槛表明其研发工作已步入正轨，技术稳定性显著增强。内存

量产节奏紧凑，进入阶段绑定英伟达下一代 AI 芯片

回顾时间线，三星电子于今年 2 月在业内率先启动 HBM4 量产出货。随后在 5 月 29 日，三星公布了 12 层堆叠 HBM4E 产品的详细技术规格，并向主要客户送样。

• HBM4：预计搭载于英伟达今年下半年推出的 AI 加速器 Vera Rubin。
• HBM4E：作为 HBM4 的升级版，计划用于英伟达明年推出的 Vera Rubin Ultra等下一代 AI 加速器。

随着主要客户样品评估工作的顺利推进，业界普遍看好三星面向量产的研发进展。

D1d 工艺领先竞品，目标 11 月通过 PRA 审批

在 DRAM 基础工艺方面，Song Jai Hyuk 评估认为，三星的 D1d工艺在技术竞争力上已领先于竞争对手。目前，研发团队正全力冲刺，目标是在今年 11 月通过“生产准备就绪审批（PRA）”。

• PRA 的意义：这是产品出货前的最后一轮内部质量评估，旨在通过全面验证良率、性能和生产率，判断是否具备量产可行性。一旦通过 PRA，产品即可全面转入量产体系。

值得注意的是，D1d 是三星计划从下一代 HBM5（第八代）开始采用的核心 DRAM 工艺。业界预测，若 D1d 研发按计划推进，不仅将直接利好下一代 DRAM 产品，还将对 HBM5 及后续产品的市场竞争力产生积极的拉动效应。

内部薪酬争议：研发部门呼吁认可贡献

尽管技术进展顺利，但简报会后三星研发（R&D）部门内部出现了一些针对职责分配和薪酬结构的抱怨。

据称，员工指出公司需更积极地认可研发部门的贡献。此前，三星电子劳资双方同意为 DS 部门设立“特殊经营绩效奖金”，资金来源于业务利润（营业利润）的 10.5%。然而，即便同属 DS 部门，内存业务部与包括研发中心在内的公用部门，以及非内存业务部（系统 LSI 和晶圆代工）之间的奖金差距依然巨大。目前，要求改善薪酬结构、缩小内部差距的呼声正日益高涨。